IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

| IN RE APPLICATION OF: Masahiro TANAKA, et al. | | GAU: |
|---|---|---|
| SERIAL N | O:New Application | EXAMINER: |
| FILED: | Herewith | |
| FOR: | POWER SEMICONDUCTOR DEVICE | • |
| | REQUEST FOR | PRIORITY |
| | IONER FOR PATENTS DRIA, VIRGINIA 22313 | |
| SIR: | | |
| | nefit of the filing date of U.S. Application Serial Nunons of 35 U.S.C. §120 . | mber , filed , is claimed pursuant to the |
| ☐ Full ber §119(e) | | tion(s) is claimed pursuant to the provisions of 35 U.S.C <u>Date Filed</u> |
| | ants claim any right to priority from any earlier filed a visions of 35 U.S.C. §119, as noted below. | applications to which they may be entitled pursuant to |
| In the matte | er of the above-identified application for patent, notic | ce is hereby given that the applicants claim as priority: |
| COUNTRY Japan | <u>APPLICATION NUM</u> 2003-147922 | MONTH/DAY/YEAR May 26, 2003 |
| | opies of the corresponding Convention Application(s) submitted herewith |) |
| □ will | be submitted prior to payment of the Final Fee | |
| □ wer | e filed in prior application Serial No. filed | • |
| Rec | e submitted to the International Bureau in PCT Application of the certified copies by the International Burea nowledged as evidenced by the attached PCT/IB/304 | nu in a timely manner under PCT Rule 17.1(a) has been |
| □ (A) | Application Serial No.(s) were filed in prior applicat | tion Serial No. filed ; and |
| □ (B) | Application Serial No.(s) | • |
| | are submitted herewith | |
| | will be submitted prior to payment of the Final Fe | e |
| | | Respectfully Submitted, |
| | | OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C. |
| | | amm Collect |
| Customo | r Number | Marvin J. Spivak |
| | | Registration No. 24,913 |
| 228 Tel. (703) 413 | | C. Irvin McClelland Registration Number 21 124 |

Fax. (703) 413-2220 (OSMMN 05/03)



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 5月26日

出願番号


特願2003-147922

Application Number: [ST. 10/C]:

[JP2003-147922]

出 願 人
Applicant(s):


株式会社東芝



2003年 7月18日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

A000302552

【提出日】

平成15年 5月26日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 29/78

【発明の名称】

電力用半導体装置

【請求項の数】

20

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】

田中 雅浩

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】

梅川 真一

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】

松田 正

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】

山口 正一

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝



【代理人】

【識別番号】

100058479

【弁理士】

【氏名又は名称】

鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】

100108855

【弁理士】

【氏名又は名称】 蔵田 昌俊

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】

村松 貞男

【選任した代理人】

【識別番号】

100092196

【弁理士】

【氏名又は名称】

橋本 良郎

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円



【提出物件の目録】

【物件名】 明細書]

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

電力用半導体装置

【特許請求の範囲】

【請求項1】

半導体活性層と、

前記活性層内に配設された第1導電型の第1ベース層と、

前記活性層の表面内でメインセルとダミーセルとを区画するように間隔をおい て且つ前記第1ベース層に至るように配設された複数のトレンチと、

前記トレンチから離間した位置で、前記第1ベース層上に配設された第2導電型のコレクタ層と、

前記メインセル内で前記第1ベース層上に配設された第2導電型の第2ベース層と、

前記第2ベース層上に配設された第1導電型のエミッタ層と、

前記ダミーセル内で前記第1ベース層上に配設された第2導電型のバッファ層と、

前記トレンチ内に配設され、前記第1ベース層と前記エミッタ層とにより挟まれた前記第2ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、

前記コレクタ層上に配設されたコレクタ電極と、

前記第2ベース層及び前記エミッタ層上に配設されたエミッタ電極と、

前記バッファ層を前記エミッタ電極から電気的に絶縁するように、前記活性層の前記表面内に配設された仕切り構造と、

を具備することを特徴とする電力用半導体装置。

【請求項2】

前記仕切り構造は、前記活性層の前記表面内に配設された仕切りトレンチからなる仕切り壁を具備することを特徴とする請求項1に記載の電力用半導体装置。

【請求項3】

前記仕切りトレンチは前記トレンチと実質的に同じ深さを有することを特徴と する請求項2に記載の電力用半導体装置。

【請求項4】



前記仕切りトレンチ内に絶縁膜に被覆された状態で配設された導電層を更に具備し、前記導電層は前記ゲート電極に電気的に接続されることを特徴とする請求項2に記載の電力用半導体装置。

【請求項5】

前記仕切りトレンチ内は絶縁層で埋め込まれることを特徴とする請求項2に記載の電力用半導体装置。

【請求項6】

前記仕切り構造は、前記活性層の前記表面内に配設された第1導電型の仕切り 層からなる仕切り壁を具備することを特徴とする請求項1に記載の電力用半導体 装置。

【請求項7】

前記仕切り層は前記第1ベース層と一体的な部分を具備することを特徴とする 請求項6に記載の電力用半導体装置。

【請求項8】

前記仕切り構造は、前記活性層の前記表面内に配設された仕切りトレンチと、 前記仕切りトレンチよりも深い位置で前記活性層内に配設された第1導電型の仕 切り層と、の組み合わさからなる仕切り壁を具備することを特徴とする請求項1 に記載の電力用半導体装置。

【請求項9】

前記仕切り構造は、前記ダミーセルの両側で前記トレンチの端部間を橋渡し、 前記トレンチと協働して前記ダミーセルを包囲するダミーセル端部壁を具備する ことを特徴とする請求項1に記載の電力用半導体装置。

【請求項10】

前記仕切り構造は、前記メインセルの両側で前記トレンチの端部間を橋渡し、 前記トレンチと協働して前記メインセルを包囲するメインセル端部壁を具備する ことを特徴とする請求項1に記載の電力用半導体装置。

【請求項11】

動作領域と、前記動作領域を包囲する接合終端領域とを有する電力用半導体装置であって、

前記動作領域及び前記接合終端領域に共通の半導体活性層と、前記活性層は互いに逆側の第1及び第2主面を有することと、

前記動作領域及び前記接合終端領域に亘って前記活性層内に配設された第1導 電型の第1ベース層と、

前記動作領域内において、前記活性層の前記第1主面内でメインセルとダミーセルとを区画するように間隔をおいて且つ前記第1ベース層に至るように配設された複数のトレンチと、

前記動作領域内において、前記活性層の前記第2主面側で前記第1ベース層上 に配設された第2導電型のコレクタ層と、

前記メインセル内で前記第1ベース層上に配設された第2導電型の第2ベース層と、

前記第2ベース層上に配設された第1導電型のエミッタ層と、

前記ダミーセル内で前記第1ベース層上に配設された第2導電型のバッファ層と、

前記トレンチ内に配設され、前記第1ベース層と前記エミッタ層とにより挟まれた前記第2ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、

前記コレクタ層上に配設されたコレクタ電極と、

前記第2ベース層及び前記エミッタ層上に配設されたエミッタ電極と、

前記動作領域と前記接合終端領域との間の境界部分において、前記動作領域を 包囲するように、前記活性層の前記第1主面内に形成され且つ前記エミッタ電極 に電気的に接続された第2導電型のガードリング層と、

前記バッファ層を前記エミッタ電極から電気的に絶縁するように、前記活性層の前記表面内に配設された仕切り構造と、前記仕切り構造は、前記バッファ層と前記第2ベース層との間に介在してこれらを互いに電気的に絶縁する第1隔離部と、前記バッファ層と前記ガードリング層との間に介在してこれらを互いに電気的に絶縁する第2隔離部とを含むことと、

を具備することを特徴とする電力用半導体装置。

【請求項12】

前記仕切り構造は、前記第1隔離部または前記第2隔離部として、前記活性層

の前記第1主面内に配設された仕切りトレンチからなる仕切り壁を具備すること を特徴とする請求項11に記載の電力用半導体装置。

【請求項13】

前記仕切り構造は、前記第1隔離部または前記第2隔離部として、前記活性層の前記第1主面内に配設された第1導電型の仕切り層からなる仕切り壁を具備することを特徴とする請求項11に記載の電力用半導体装置。

【請求項14】

前記仕切り構造は、前記第1隔離部または前記第2隔離部として、前記活性層の前記第1主面内に配設された仕切りトレンチと、前記仕切りトレンチよりも深い位置で前記活性層内に配設された第1導電型の仕切り層と、の組み合わせからなる仕切り壁を具備することを特徴とする請求項11に記載の電力用半導体装置

【請求項15】

前記第1及び第2隔離部は、前記ダミーセルの両側で前記トレンチの端部間を 橋渡し、前記トレンチと協働して前記ダミーセルを包囲するダミーセル端部壁か らなる共通の壁を具備することを特徴とする請求項11に記載の電力用半導体装 置。

【請求項16】

前記第1隔離部は、前記メインセルの両側で前記トレンチの端部間を橋渡し、前記トレンチと協働して前記メインセルを包囲するメインセル端部壁を具備することを特徴とする請求項11に記載の電力用半導体装置。

【請求項17】

前記第2隔離部は、前記メインセル及び前記ダミーセルを包囲するように前記活性層の前記第1主面内に配設された包囲壁を具備することを特徴とする請求項11に記載の電力用半導体装置。

【請求項18】

前記バッファ層及び前記ガードリング層は前記トレンチよりも深いことを特徴 とする請求項11に記載の電力用半導体装置。

【請求項19】

前記第1及び第2隔離部は、前記トレンチと協働して前記ダミーセルを包囲する共通の壁を具備し、前記共通の壁は、前記ダミーセルの両側で前記トレンチの端部間を橋渡し、前記トレンチと協働して前記ダミーセルを包囲する仕切りトレンチと、前記トレンチ及び前記仕切りトレンチに沿って前記活性層内に配設された第1導電型の包囲層と、を具備し、前記トレンチ及び前記仕切りトレンチと前記包囲層との組み合わせにより、前記メインセル及び前記ダミーセルを包囲する包囲壁が形成されることを特徴とする請求項18に記載の電力用半導体装置。

【請求項20】

前記第2隔離部は、前記メインセル及び前記ダミーセルを包囲するように前記活性層の前記第1主面内に配設された包囲壁を具備し、前記包囲壁は、前記活性層の前記第1主面内に配設された包囲トレンチと、前記包囲トレンチよりも深い位置で前記活性層内に配設された第1導電型の包囲層との組み合わせを具備することを特徴とする請求項18に記載の電力用半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は電力用半導体装置に関し、特に電力用スイッチング素子として好適な 絶縁ゲート型半導体装置に関する。

[0002]

【従来の技術】

近年、パワーエレクトロニクス分野においては、電源機器の小型化・高性能化が強く要求されている。この要求を受けて、電力用半導体装置では、高耐圧・大電流化と共に、低損失化や低ノイズ化に対する性能改善が行われている。このような状況下で、低オン電圧特性を有し、同時にターンオフ損失の低減が可能な素子として、従来のIGBT(Insulated Gate Bipolar Transistor)を改良したデバイス(ここではIEGT(Injection Enhanced Gate Transistor)と呼ぶ)が注目されている。

[0003]

IEGTの典型的な構造として、メインセル間にダミーセルを配設してメイン

セルの面積の割合を減少させたものが知られている (例えば、特許文献1及び特 許文献2参照)。この構造によれば、メインセル面積が減少しているため、IE GTのオン状態において、コレクタ側からn型ベース層へ注入され、メインセル を通してエミッタ側へ排出される正孔の排出が制限される。これにより、エミッ タ側からn型ベース層へ注入される電子の注入効率が向上し、n型ベース層の伝 導度変調が促進され、低オン電圧がもたらされる。

[0004]

図20は、従来のダミーセルを有するIEGTのチップの平面レイアウトを示 す図である。図21は、図20図示のIEGTのチップの周辺部を示す図20中 のXXI -XXI 線に沿った断面図である。図20及び図21図示の如く、この装置 は、半導体基板(活性層)Subの中央部に配設された動作領域R11と、基板 Subの周辺部に配設されて動作領域R11を包囲する接合終端領域R12とを 有する。半導体基板Subは高抵抗のn型であり、これ自体がn型ベース層10 1として使用される。

[0005]

図21図示の如く、半導体基板Subの下面側には、高不純物濃度のp型コレ クタ層103が配設される。一方、半導体基板Subの上面側には、動作領域R 11内において、メインセルMRとダミーセルDRとを交互に区画するように間 隔をおいて複数のトレンチ104が形成される。メインセルMR内でn型ベース 層101上にはp型ベース層107が配設される。p型ベース層107の表面内 にはn型エミッタ層108が形成される。ダミーセルDR内でn型ベース層10 1上にはp型バッファ層109が配設される。更に、メインセルMR及びダミー セルDRを包囲するようにp型包囲バッファ層109aが配設される。

[0006]

p型コレクタ層103とコンタクトするようにこの上にコレクタ電板111が 配設される。p型ベース層107及びn型エミッタ層108とコンタクトするよ うにこれ等の上にエミッタ電極112が配設される。エミッタ電極112とダミ ーセルDRのp型バッファ層109との間には、絶縁層102が配設される。各 トレンチ104内に、ゲート絶縁膜105で包まれた状態でゲート電極106が 埋め込まれる。ゲート電極106は、n型ベース層101とn型エミッタ層10 8とにより挟まれたp型ベース層107の部分に、ゲート絶縁膜105を介して 対向する。

[0007]

動作領域R11と接合終端領域R12との間の境界部分には、エミッタ電極112に電気的に接続された高不純物濃度のp型ガードリング層113が配設される。一方、接合終端領域R12のチップの周縁に沿って、コレクタ電極111に電気的に接続された高不純物濃度のn型外側リング層114が配設される。p型ガードリング層113及びn型外側リング層114との間には、複数の高不純物濃度のp型フィールドリミットリング層116が配設される。これらの層113、114、116の組み合わせにより、基板Subの上面側の耐圧が維持される。なお、n型外側リング層114及びp型フィールドリミットリング層116には、ストップ電極115及びフローティング電極117がコンタクトする。

[0008]

このようなIEGTでは、メインセルMRが、n型ベース層101とエミッタ電極112とをつなぐ十分に狭い電流通路を形成する。このため、IEGTのオン状態において、n型ベース層101からメインセルMRのp型ベース層107を介してエミッタ電極112へ向かう正孔の流れに対して抵抗が増加し、エミッタ電極112への正孔の排出が制限される。これにより、n型エミッタ層108からn型ベース層101への電子の注入効率が向上し、n型ベース層101の伝導度変調が促進され、低オン電圧がもたらされる。

[0009]

【特許文献1】

米国特許第5,585,651号明細書

[0010]

【特許文献2】

米国特許第6,445,048号明細書

 $[0\ 0\ 1\ 1]$

【発明が解決しようとする課題】

後述するように、本発明者らの研究によれば、従来のIEGTにおいてはオン電圧の低減化に不十分な点が見出されている。本発明は、かかる従来技術の問題点に鑑みてなされたものであり、オン状態における通電能力が高く、オン電圧の低減化が可能な電力用半導体装置を提供することを目的とする。

[0.012]

【課題を解決するための手段】

本発明の第1の視点は、電力用半導体装置であって、

半導体活性層と、

前記活性層内に配設された第1導電型の第1ベース層と、

前記活性層の表面内でメインセルとダミーセルとを区画するように間隔をおいて且つ前記第1ベース層に至るように配設された複数のトレンチと、

前記トレンチから離間した位置で、前記第1ベース層上に配設された第2導電型のコレクタ層と、

前記メインセル内で前記第1ベース層上に配設された第2導電型の第2ベース層と、

前記第2ベース層上に配設された第1導電型のエミッタ層と、

前記ダミーセル内で前記第1ベース層上に配設された第2導電型のバッファ層と、

前記トレンチ内に配設され、前記第1ベース層と前記エミッタ層とにより挟まれた前記第2ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、

前記コレクタ層上に配設されたコレクタ電極と、

前記第2ベース層及び前記エミッタ層上に配設されたエミッタ電極と、

前記バッファ層を前記エミッタ電極から電気的に絶縁するように、前記活性層の前記表面内に配設された仕切り構造と、

を具備することを特徴とする。

[0013]

本発明の第2の視点は、動作領域と、前記動作領域を包囲する接合終端領域と を有する電力用半導体装置であって、

前記動作領域及び前記接合終端領域に共通の半導体活性層と、前記活性層は互

いに逆側の第1及び第2主面を有することと、

前記動作領域及び前記接合終端領域に亘って前記活性層内に配設された第1導電型の第1ベース層と、

前記動作領域内において、前記活性層の前記第1主面内でメインセルとダミーセルとを区画するように間隔をおいて且つ前記第1ベース層に至るように配設された複数のトレンチと、

前記動作領域内において、前記活性層の前記第2主面側で前記第1ベース層上 に配設された第2導電型のコレクタ層と、

前記メインセル内で前記第1ベース層上に配設された第2導電型の第2ベース層と、

前記第2ベース層上に配設された第1導電型のエミッタ層と、

前記ダミーセル内で前記第1ベース層上に配設された第2導電型のバッファ層と、

前記トレンチ内に配設され、前記第1ベース層と前記エミッタ層とにより挟まれた前記第2ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、

前記コレクタ層上に配設されたコレクタ電極と、

前記第2ベース層及び前記エミッタ層上に配設されたエミッタ電極と、

前記動作領域と前記接合終端領域との間の境界部分において、前記動作領域を 包囲するように、前記活性層の前記第1主面内に形成され且つ前記エミッタ電極 に電気的に接続された第2導電型のガードリング層と、

前記バッファ層を前記エミッタ電極から電気的に絶縁するように、前記活性層の前記表面内に配設された仕切り構造と、前記仕切り構造は、前記バッファ層と前記第2ベース層との間に介在してこれらを互いに電気的に絶縁する第1隔離部と、前記バッファ層と前記ガードリング層との間に介在してこれらを互いに電気的に絶縁する第2隔離部とを含むことと、

を具備することを特徴とする。

[0014]

更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る

。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略される ことで発明が抽出された場合、その抽出された発明を実施する場合には省略部分 が周知慣用技術で適宜補われるものである。

[0015]

【発明の実施の形態】

本発明者等は、本発明の開発の過程において、図20及び図21図示の従来の IEGT等について研究を行った。その結果、以下に述べるような知見を得た。

[0016]

従来のIEGTにおいて、メインセルMR内のp型ベース層107、ダミーセルDR内のp型バッファ層109、及びこれらの周囲のp型包囲バッファ層109aは一体的に形成され、動作領域R11の周辺部で互いに電気的に接続される。従って、ダミーセルDR内のp型バッファ層109は、半導体基板のバルクによる高い配線抵抗を介してではあるが、エミッタ電極112に電気的に接続される。このような構成によれば、IEGTのダーンオフ時に、n型ベース層101内の正孔をダミーセルDR内のp型バッファ層109を介してエミッタ電極112に逃すことができるため、ターンオフ速度を高めることができる。

$[0\ 0\ 1\ 7]$

しかし、反面、IEGTのオン状態において、ダミーセルDR内のp型バッファ層109はエミッタ電極112の影響で幾分かであるが電位が低下する。このため、p型コレクタ層3からn型ベース層1に注入された正孔が、ダミーセルDRの電位に誘引されて分散する。これにより、メインセルMR内のn型ベース層1の上部における正孔の集中度が下がり、その結果、n型エミッタ層8からn型ベース層1への電子の注入効率が低下する。

[0018]

以下に、このような知見に基づいて構成された本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。また、以下の全ての実施の形態において、第1導電型としてn型、第2導電型としてp型が使用される。

[0019]

(第1の実施の形態)

図1は、本発明の第1の実施の形態に係る電力用半導体装置(IEGTのチップ)の平面レイアウトを示す図である。図2は、図1図示のIEGTのチップの周辺部を示す図1中のIIーII線に沿った断面図である。図1及び図2図示の如く、この装置は、半導体基板(活性層)Subの中央部に配設された動作領域R1と、基板Subの周辺部に配設されて動作領域R1を包囲する接合終端領域R2とを有する。半導体基板Subは高抵抗のn型であり、これ自体が動作領域R1及び接合終端領域R2に亘るn型ベース層1として使用される。

[0020]

図2図示の如く、半導体基板Subの下面側には、動作領域R1及び接合終端領域R2に亘って、高抵抗のn型ベース層1上に高不純物濃度のp型コレクタ層3が配設される。なお、n型ベース層1とp型コレクタ層3との間に高不純物濃度のn型バッファ層を配設することができる。一方、半導体基板Subの上面側には、動作領域R1内において、メインセルMRとダミーセルDRとを交互に区画するように間隔をおいて複数のトレンチ4が形成される。トレンチ4は基板Subからn型ベース層1に至る深さを有する。

[0021]

メインセルMR内でn型ベース層1上にはトレンチ4より浅いp型ベース層7が配設される。p型ベース層7の表面内にはn型エミッタ層8が形成される。ダミーセルDR内でn型ベース層1上にはトレンチ4より浅いp型バッファ層9が配設される。更に、メインセルMR及びダミーセルDRを包囲するように、トレンチ4より浅いp型包囲バッファ層9aが配設される。p型ベース層7、p型バッファ層9、及びp型包囲バッファ層9aは、共通のp型層をトレンチ4などにより分割することにより形成される。なお、これらの層7、9、9aは別々の層として形成することもできる。

[0022]

p型コレクタ層3とコンタクトするようにこの上にコレクタ電極11が配設される。p型ベース層7及びn型エミッタ層8とコンタクトするようにこれ等の上

にエミッタ電極 1 2 が配設される。エミッタ電極 1 2 とダミーセル D R の p 型バッファ層 9 との間には、絶縁層 2 が配設される。なお、エミッタ電極 1 2 とコンタクトするため、 p 型ベース層 7 内に高不純物濃度の p 型コンタクト層を形成してもよい。

[0023]

各トレンチ4内に、ゲート絶縁膜5で包まれた状態でゲート電極6が埋め込まれる。なお、メインセルMRとダミーセルDRとが交互に配置されていない場合は、メインセルMRに隣接するトレンチ4内にのみゲート電極6を配設することができる。ゲート電極6は、n型ベース層1とn型エミッタ層8とにより挟まれたp型ベース層7の部分に、ゲート絶縁膜5を介して対向する。従って、メインセルMR内には、p型ベース層7をチャネル領域としてn型エミッタ層8をn型ベース層1に選択的に接続する電子注入用のn型チャネルMOSFETが形成される。一方、ダミーセルDR内には、このようなn型チャネルMOSFETは形成されない。

[0024]

動作領域R1と接合終端領域R2との間の境界部分において、半導体基板Subの上面内に高不純物濃度のp型ガードリング層13が配設される。p型ガードリング層13はトレンチ4よりも深く、動作領域R1を包囲するように形成される。p型ガードリング層13は、その内側でメインセルMR及びダミーセルDRを包囲する浅いp型包囲バッファ層9aに電気的に接続される。また、p型ガードリング層13は、エミッタ電極12の端部にコンタクトすることにより、エミッタ電極12に電気的に接続される。

[0025]

接合終端領域R2のチップの周縁に沿って、半導体基板Subの上面内に高不純物濃度のn型外側リング層14が配設される。n型外側リング層14とコンタクトするようにこの上にリング状のストッパ電極15が配設される。n型外側リング層14及びストッパ電極15は、基板Subの側面を介してコレクタ電極11に導通する。p型ガードリング層13及びn型外側リング層14の組み合わせにより、基板Subの上面側の耐圧が維持される。

[0026]

p型ガードリング層13及びn型外側リング層14との間で、半導体基板Subの上面内に複数の高不純物濃度のp型フィールドリミットリング層16が配設される。p型フィールドリミットリング層16はトレンチ4よりも深く、動作領域R1を包囲するように形成される。p型フィールドリミットリング層16とコンタクトするようにこれらの上にフローティング状態のリング電極17が配設される。p型フィールドリミットリング層16は、オフ状態において、等電位面を横方向に広げる機能を有し、これにより電界集中を緩和でき、耐圧向上を更に図ることができる。

[0027]

本実施の形態において、p型ガードリング層13及びp型フィールドリミットリング層16は、同一工程で形成され且つ同じ不純物濃度及び同じ深さを有する。しかし、これらの層13、16の不純物濃度や深さは異なっていてもよい。また、p型フィールドリミットリング層16に代え、基板Subの上面内に配設されたp型リサーフ層を使用することもできる。

[0028]

ダミーセルDRのp型バッファ層9の上面は、絶縁層2によってエミッタ電極12から電気的に絶縁される。また、トレンチ4の両端部におけるp型バッファ層9の側面は、半導体基板Subの上面内に配設された仕切り構造20によってエミッタ電極12から電気的に絶縁される。仕切り構造20は、p型バッファ層9とメインセルMRのp型ベース層7との間に介在してこれらを互いに電気的に絶縁する第1隔離部と、p型バッファ層9とp型ガードリング層13との間に介在してこれらを互いに電気的に絶縁する第2隔離部とを含む。

$[0\ 0\ 2\ .9]$

本実施の形態において、第1及び第2隔離部は共通の壁(仕切り壁)によって 形成され、これは、ダミーセルDRの両側でトレンチ4の端部間を橋渡し、トレンチ4と協働してダミーセルDRを包囲するダミーセル端部壁(仕切り壁)を具備する。このダミーセル端部壁は、半導体基板Subの上面内に、トレンチ4と同一工程で形成され且つ同じ深さを有するダミーセル端部トレンチ(仕切りトレ ンチ) 21からなる。

[0030]

ダミーセル端部トレンチ21内には、絶縁膜とこれに被覆された導電層とが配設され、これらはトレンチ4内のゲート絶縁膜5及びゲート電極6と同一工程で同じ材料から形成される。ダミーセル端部トレンチ21内の導電層はゲート電極6に電気的に接続される。なお、後述するように、ダミーセル端部トレンチ21内は絶縁層で埋め込んでもよい。

[0031]

本実施の形態に係るIEGTよれば、トレンチ4の深さや幅、間隔等を最適設計することにより、サイリスタ並みの低オン電圧を得ることができる。これは、ダミーセルDRを設けることにより、p型コレクタ層3から注入される正孔電流に対し、n型ベース層1の横方向抵抗が発生することと、メインセルMRが、n型ベース層1とエミッタ電極12とをつなぐ十分に狭い電流通路を形成し、抵抗を発生することによる。

[0032]

即ち、IEGTのオン状態において、p型コレクタ層3からn型ベース層1及 びメインセルMRのp型ベース層7を介してエミッタ電極12へ向かう正孔の流 れに対して抵抗が増加し、エミッタ電極12への正孔の排出が制限される。これ により、n型エミッタ層8からn型ベース層1への電子の注入効率が向上し、n 型ベース層1の伝導度変調が促進され、低オン電圧がもたらされる。

[0033]

また、トレンチ4と一体のダミーセル端部トレンチ21により、ダミーセルDRのp型バッファ層9がエミッタ電極12から完全に電気的に絶縁される。このため、IEGTのオン状態において、p型コレクタ層3からn型ベース層1に注入された正孔が、ダミーセルDRの電位に誘引されて分散されることなく、メインセルMR内のn型ベース層1の上部に集中する。その結果、n型エミッタ層8からn型ベース層1への電子の注入効率を向上させ、オン電圧を更に低減することができる。

[0034]

(第2の実施の形態)

図3は、本発明の第2の実施の形態に係る電力用半導体装置(IEGTのチップ)の平面レイアウトを示す図である。図4は、図3図示のIEGTのチップの周辺部を示す図3中のIV-IV線に沿った断面図である。図示の如く、本実施の形態は、ダミーセルDRのp型バッファ層9をエミッタ電極12から電気的に絶縁するため、図1及び図2図示の第1の実施の形態に係る仕切り構造20とは異なる仕切り構造25を有する。即ち、ダミーセルDRのp型バッファ層9の上面は、絶縁層2によってエミッタ電極12から電気的に絶縁される。また、p型バッファ層9の側面は、半導体基板Subの上面内に配設された仕切り構造25によってエミッタ電極12から電気的に絶縁される。

[0035]

仕切り構造25は、p型バッファ層9をp型ベース層7から電気的に絶縁する第1隔離部として、メインセルMRの両側でトレンチ4の端部間を橋渡し、トレンチ4と協働してメインセルMRを包囲するメインセル端部壁(仕切り壁)を具備する。仕切り構造25はまた、p型バッファ層9をp型ガードリング層13から電気的に絶縁する第2隔離部として、メインセルMR及びダミーセルDRを包囲するように浅いp型包囲バッファ層9aを貫通分断する包囲壁(仕切り壁)を具備する。メインセル端部壁及び包囲壁は、夫々、半導体基板Subの上面内に、トレンチ4と同一工程で形成され且つ同じ深さを有するメインセル端部トレンチ(仕切りトレンチ)27からなる。

[0036]

メインセル端部トレンチ26及び包囲トレンチ27内には、絶縁膜22とこれに被覆された導電層23とが配設され、これらは、トレンチ4内のゲート絶縁膜5及びゲート電極6と同一工程で同じ材料から形成される。導電層23はゲート電極6に電気的に接続される。なお、後述するように、メインセル端部トレンチ26及び包囲トレンチ27内は絶縁層で埋め込んでもよい。

[0037]

本実施の形態に係るIEGTよれば、トレンチ4と一体のメインセル端部トレンチ26と、メインセルMR及びダミーセルDRを包囲する包囲トレンチ27と

により、ダミーセルDRのp型バッファ層9がエミッタ電極12から完全に電気的に絶縁される。このため、本実施の形態においても、第1の実施の形態と同様、n型エミッタ層8からn型ベース層1への電子の注入効率を向上させ、オン電圧を更に低減することができる。

[0038]

(第3の実施の形態)

図5は、本発明の第3の実施の形態に係る電力用半導体装置(IEGTのチップ)の平面レイアウトを示す図である。図6は、図5図示のIEGTのチップの周辺部を示す図5中のVIーVI線に沿った断面図である。図示の如く、本実施の形態においては、ダミーセルDR内にトレンチ4より深い高不純物濃度のp型バッファ層10が形成される。また、動作領域R1と接合終端領域R2との間の境界部分に、動作領域R1に延在する大きな幅を有し且つトレンチ4より深い高不純物濃度のp型ガードリング層13Tが形成される。p型バッファ層とp型ガードリング層13Tとの間には、浅いp型包囲バッファ層9aが配設される。本実施の形態において、p型バッファ層10及びp型ガードリング層13Tは、同一工程で形成され且つ同じ不純物濃度及び同じ深さを有する。しかし、これらの層10、13Tの不純物濃度や深さは異なっていてもよい。

[0039]

ダミーセルDRのp型バッファ層10の上面は、絶縁層2によってエミッタ電極12から電気的に絶縁される。また、p型バッファ層10の側面は、半導体基板Subの上面内に配設された仕切り構造30によってエミッタ電極12から電気的に絶縁される。仕切り構造30は、p型バッファ層10をp型ベース層7から電気的に絶縁する第1隔離部として、ダミーセルDRの両側でトレンチ4の端部間を橋渡し、トレンチ4と協働してダミーセルDRを包囲するダミーセル端部壁(仕切り壁)を具備する。このダミーセル端部壁は、第1の実施の形態で説明したダミーセル端部トレンチ21からなる。

[0040]

仕切り構造30はまた、p型バッファ層10をp型ガードリング層13Tから電気的に絶縁する第2隔離部として、p型ガードリング層13Tの内側に沿って

メインセルMR及びダミーセルDRを包囲する包囲壁(仕切り壁)を具備する。この包囲壁は、第2の実施の形態で説明した包囲トレンチ27と、包囲トレンチ27よりも深い位置で半導体基板Sub内に配設されたn型包囲層(仕切り層)31との組み合わせからなる。包囲トレンチ27は、メインセルMR及びダミーセルDRを包囲するp型包囲バッファ層9aとp型ガードリング層13Tとの間に配設される。n型包囲層31は、浅いp型包囲バッファ層9aの下に位置する、n型ベース層と一体的な部分(即ち、半導体基板Subの生地)からなる。

[0041]

本実施の形態において、p型バッファ層10及びp型ガードリング層13Tは、ダミーセル端部トレンチ21及び包囲トレンチ27よりも深い。このため、図5中の線L-L方向において、ダミーセル端部トレンチ21及び及び包囲トレンチ27だけでは、p型バッファ層10をp型ガードリング層13Tから電気的に絶縁することはできない。このため、包囲トレンチ27と、これよりも深い位置に配設されたn型包囲層31とを組み合わせて包囲壁を形成し、p型バッファ層10をp型ガードリング層13Tから電気的に絶縁する。

[0042]

本実施の形態に係るIEGTよれば、トレンチ4と一体のダミーセル端部トレンチ21と、メインセルMR及びダミーセルDRを包囲する包囲トレンチ27及びn型包囲層31とにより、ダミーセルDRのp型バッファ層10がエミッタ電極12から完全に電気的に絶縁される。このため、本実施の形態においても、第1の実施の形態と同様、n型エミッタ層8からn型ベース層1への電子の注入効率を向上させ、オン電圧を更に低減することができる。

[0043]

(第4の実施の形態)

図7は、本発明の第4の実施の形態に係る電力用半導体装置(IEGTのチップ)の平面レイアウトを示す図である。図8は、図7図示のIEGTのチップの周辺部を示す図7中のVIIIーVIII線に沿った断面図である。図示の如く、本実施の形態においても、ダミーセルDR内のp型バッファ層がトレンチ4より深い高不純物濃度のp型バッファ層10からなる。メインセルMR及びダミーセルDR

の周囲には、トレンチ4より深い高不純物濃度のp型内側包囲層10 aが配設される。p型内側包囲層10 a はダミーセルDRのp型バッファ層10と一体的で且つこれに電気的に接続された層からなる。p型内側包囲層10 a とp型ガードリング層13との間に、浅いp型包囲バッファ層9 a が配設される。

[0044]

ダミーセルDRのp型バッファ層10及びその周囲のp型内側包囲層10aの上面は、絶縁層2によってエミッタ電極12から電気的に絶縁される。また、p型バッファ層10及びp型内側包囲層10aの側面は、半導体基板Subの上面内に配設された仕切り構造35によってエミッタ電極12から電気的に絶縁される。仕切り構造35は、p型バッファ層10をp型ベース層7から電気的に絶縁する第1隔離部として、メインセルMRの両側でトレンチ4の端部間を橋渡し、トレンチ4と協働してメインセルMRを包囲するメインセル端部壁(仕切り壁)を具備する。このメインセル端部壁は、第2の実施の形態で説明したメインセル端部トレンチ26からなる。

[0045]

仕切り構造35はまた、p型バッファ層10に電気的に接続されたp型内側包囲層10aをp型ガードリング層13から電気的に絶縁する第2隔離部として、p型内側包囲層10aとp型ガードリング層13との間に配設された包囲壁(仕切り壁)を具備する。この包囲壁は、第2の実施の形態で説明した包囲トレンチ27と、包囲トレンチ27と同じ内部構造を有し且つその外側で同心状に配設された第2の包囲トレンチ(仕切りトレンチ)36と、両包囲トレンチ27、36間で且つこれらよりも深い位置で半導体基板Sub内に配設されたn型包囲層(仕切り層)37との組み合わせからなる。包囲トレンチ27、36は、メインセルMR及びダミーセルDRを包囲する浅いp型包囲バッファ層9aを挟むように配設される。n型包囲層37は、浅いp型包囲バッファ層9aの下に位置する、n型ベース層と一体的な部分(即ち、半導体基板Subの生地)からなる。

[0046]

本実施の形態において、p型ガードリング層13と、p型バッファ層10に電気的に接続されたp型内側包囲層10aとは、包囲トレンチ27、36よりも深

い。このため、図7中の線L-L方向において、包囲トレンチ27、36だけでは、p型内側包囲層10aをp型ガードリング層13から電気的に絶縁することはできない。このため、包囲トレンチ27、36と、これらよりも深い位置に配設されたn型包囲層37とを組み合わせて包囲壁を形成し、p型内側包囲層10aをp型ガードリング層13から電気的に絶縁する。

[0047]

本実施の形態に係るIEGTよれば、トレンチ4と一体のメインセル端部トレンチ26と、メインセルMR及びダミーセルDRを包囲する包囲トレンチ27、36及びn型包囲層37とにより、ダミーセルDRのp型バッファ層10及びこれに電気的に接続されたp型内側包囲層10aがエミッタ電極12から完全に電気的に絶縁される。このため、本実施の形態においても、第1の実施の形態と同様、n型エミッタ層8からn型ベース層1への電子の注入効率を向上させ、オン電圧を更に低減することができる。

[0048]

図9は、第4の実施の形態の変更例に係る電力用半導体装置(IEGTのチップ)の周辺部を示す断面図である。図示の如く、本変更例においては、包囲トレンチ27、36間に浅いp型包囲バッファ層9aが形成されておらず、n型包囲層(仕切り層)37Aが半導体基板Subの表面まで到達する。また、包囲トレンチ27、36内には、ゲート絶縁膜5及びゲート電極6と同じ構造が配設されておらず、絶縁層39が埋め込まれる。このような変更例によれば、ダミーセルDRのp型バッファ層10をエミッタ電極12からより確実に電気的に絶縁することができる。

[0049]

(第5の実施の形態)

図10は、本発明の第5の実施の形態に係る電力用半導体装置(IEGTのチップ)の平面レイアウトを示す図である。図11及び図12は、図10図示のIEGTのチップの周辺部を示す図10中のXI-XI線及びXII-XII線に夫々沿った断面図である。図示の如く、本実施の形態は、図3及び図4図示の第2の実施の形態と比較して、メインセルMR及びダミーセルDRを包囲する包囲トレンチ

27を含まない点と、浅いp型包囲バッファ層9asが、p型ガードリング層13に至る前に終端し、p型ガードリング層13にコンタクトしない点とにおいて相違する。このような構造の本実施の形態においては、下記の態様でダミーセル DRのp型バッファ層9がエミッタ電極12から電気的に絶縁される。

[0050]

ダミーセルDRのp型バッファ層9の上面は、絶縁層2によってエミッタ電極12から電気的に絶縁される。また、p型バッファ層9の側面は、半導体基板Subの上面内に配設された仕切り構造40によってエミッタ電極12から電気的に絶縁される。仕切り構造40は、p型バッファ層9をp型ベース層7から電気的に絶縁する第1隔離部として、メインセルMRの両側でトレンチ4の端部間を橋渡し、トレンチ4と協働してメインセルMRを包囲するメインセル端部壁(仕切り壁)を具備する。このメインセル端部壁は、第2の実施の形態で説明したメインセル端部トレンチ26からなる。

[0051]

仕切り構造40はまた、p型バッファ層9をp型ガードリング層13から電気的に絶縁する第2隔離部として、p型ガードリング層13の内側に沿ってメインセルMR及びダミーセルDRを包囲する包囲壁(仕切り壁)を具備する。この包囲壁は、p型包囲バッファ層9asとp型ガードリング層13との間で半導体基板Sub内の表面内に配設されたn型包囲層(仕切り層)41からなる。n型包囲層41は、p型包囲バッファ層9asがp型ガードリング層13に至る前に終端することにより残された、n型ベース層と一体的な部分(即ち、半導体基板Subの生地)からなる。

[0052]

本実施の形態に係るIEGTよれば、トレンチ4と一体のメインセル端部トレンチ26と、メインセルMR及びダミーセルDRを包囲するn型包囲層41とにより、ダミーセルDRのp型バッファ層9がエミッタ電極12から完全に電気的に絶縁される。このため、本実施の形態においても、第1の実施の形態と同様、n型エミッタ層8からn型ベース層1への電子の注入効率を向上させ、オン電圧を更に低減することができる。

[0053]

(第6の実施の形態)

図13は、本発明の第6の実施の形態に係る電力用半導体装置(IEGTのチップ)の平面レイアウトを示す図である。図14及び図15は、図13図示のIEGTのチップの周辺部を示す図13中のXIV-XIV線及びXV-XV線に夫々沿った断面図である。図示の如く、本実施の形態は、図7及び図8図示の第4の実施の形態と比較して、メインセルMR及びダミーセルDRを包囲する2つの包囲トレンチ27、36と、その間に配設された浅いp型包囲バッファ層9aとを含まない点において相違する。このような構造の本実施の形態においては、下記の態様でダミーセルDRのp型バッファ層9がエミッタ電極12から電気的に絶縁される。

[0054]

ダミーセルDRのp型バッファ層10及びその周囲のp型内側包囲層10aの上面は、絶縁層2によってエミッタ電極12から電気的に絶縁される。また、p型バッファ層10及びp型内側包囲層10aの側面は、半導体基板Subの上面内に配設された仕切り構造45によってエミッタ電極12から電気的に絶縁される。仕切り構造45は、p型バッファ層10をp型ベース層7から電気的に絶縁する第1隔離部として、メインセルMRの両側でトレンチ4の端部間を橋渡し、トレンチ4と協働してメインセルMRを包囲するメインセル端部壁(仕切り壁)を具備する。このメインセル端部壁は、第2の実施の形態で説明したメインセル端部トレンチ26からなる。

[0055]

仕切り構造 4 5 はまた、p型バッファ層 1 0 に電気的に接続されたp型内側包囲層 1 0 a をp型ガードリング層 1 3 から電気的に絶縁する第 2 隔離部として、p型内側包囲層 1 0 a とp型ガードリング層 1 3 との間に配設された包囲壁(仕切り壁)を具備する。この包囲壁は、p型内側包囲層 1 0 a とp型ガードリング層 1 3 との間で半導体基板 S u b 内の表面内に配設されたn型包囲層(仕切り層) 4 6 からなる。n型包囲層 4 6 は、浅いp型包囲バッファ層 9 a を排除することにより残された、n型ベース層と一体的な部分(即ち、半導体基板 S u b の生

地)からなる。

[0056]

本実施の形態に係るIEGTよれば、トレンチ4と一体のメインセル端部トレンチ26と、メインセルMR及びダミーセルDRを包囲するn型包囲層46とにより、ダミーセルDRのp型バッファ層10及びこれに電気的に接続されたp型内側包囲層10aがエミッタ電極12から完全に電気的に絶縁される。このため、本実施の形態においても、第1の実施の形態と同様、n型エミッタ層8からn型ベース層1への電子の注入効率を向上させ、オン電圧を更に低減することができる。

[0057]

(第7の実施の形態)

図16は、本発明の第7の実施の形態に係る電力用半導体装置(IEGTのチップ)の平面レイアウトを示す図である。図17及び図18は、図16図示のIEGTのチップの周辺部を示す図16中のXVII-XVII線及びXVIII-XVIII線に 夫々沿った断面図である。図示の如く、本実施の形態は、図5及び図6図示の第3の実施の形態と比較して、メインセルMR及びダミーセルDRを包囲する包囲トレンチ27を含まない点において相違する。このような構造の本実施の形態においては、下記の態様でダミーセルDRのp型バッファ層9がエミッタ電極12から電気的に絶縁される。

[0058]

ダミーセルDRのp型バッファ層10の上面は、絶縁層2によってエミッタ電極12から電気的に絶縁される。また、p型バッファ層10の側面は、半導体基板Subの上面内に配設された仕切り構造50によってエミッタ電極12から電気的に絶縁される。仕切り構造50においては、p型バッファ層10をp型ベース層7から電気的に絶縁する第1隔離部と、p型バッファ層10をp型ガードリング層13Tから電気的に絶縁する第2隔離部とが、共通の壁(仕切り壁)によって形成される。この共通の壁は、第1の実施の形態で説明したダミーセル端部トレンチ21と、ダミーセル端部トレンチ21よりも深い位置で半導体基板Sub内に配設されたn型包囲層(仕切り層)51との組み合わせからなる。n型包

囲層 5 1 は、メインセルMR及びダミーセルDRを包囲する浅いp型包囲バッファ層 9 a の下に位置する、n型ベース層と一体的な部分(即ち、半導体基板 S u b の生地)からなる。

[0059]

本実施の形態に係るIEGTよれば、トレンチ4と一体のダミーセル端部トレンチ21と、メインセルMR及びダミーセルDRを包囲するn型包囲層51とにより、ダミーセルDRのp型バッファ層10がエミッタ電極12から完全に電気的に絶縁される。このため、本実施の形態においても、第1の実施の形態と同様、n型エミッタ層8からn型ベース層1への電子の注入効率を向上させ、オン電圧を更に低減することができる。

[0060]

図19は、第7の実施の形態の変更例に係る電力用半導体装置(IEGTのチップ)の周辺部を示す断面図である。図示の如く、本変更例においては、トレンチ4、21とp型ガードリング層13Tとの間に浅いp型包囲バッファ層9aが形成されておらず、n型包囲層(仕切り層)51Aが半導体基板Subの表面まで到達する。このような変更例によれば、ダミーセルDRのp型バッファ層10をエミッタ電極12からより確実に電気的に絶縁することができる。

[0061]

以上の実施の形態によれば、仕切り構造30、35、40、45、50で使用される仕切り用のn型層は、n型ベース層と一体的な部分(即ち、半導体基板Subの生地)からなる。しかし、仕切り用のn型層、特に半導体基板Subの表面に露出するn型層は、基板Subの表面からn型不純物を導入して別途形成することもできる。

[0062]

なお、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

[0063]

【発明の効果】

本発明によれば、オン状態における通電能力が高い電力用半導体装置を提供することができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施の形態に係る電力用半導体装置(IEGTのチップ)の平面レイアウトを示す図。

【図2】

図1図示のIEGTのチップの周辺部を示す図1中のII-II線に沿った断面図

【図3】

本発明の第2の実施の形態に係る電力用半導体装置(IEGTのチップ)の平面レイアウトを示す図。

【図4】

図3図示のIEGTのチップの周辺部を示す図3中のIV-IV線に沿った断面図

【図5】

本発明の第3の実施の形態に係る電力用半導体装置(IEGTのチップ)の平面レイアウトを示す図。

【図6】

図5図示のIEGTのチップの周辺部を示す図5中のVI-VI線に沿った断面図

【図7】

本発明の第4の実施の形態に係る電力用半導体装置(IEGTのチップ)の平面レイアウトを示す図。

【図8】

図7図示のIEGTのチップの周辺部を示す図7中のVIII-VIII線に沿った断面図。

【図9】

第4の実施の形態の変更例に係る電力用半導体装置(IEGTのチップ)の周

辺部を示す断面図。

【図10】

本発明の第5の実施の形態に係る電力用半導体装置(IEGTのチップ)の平面レイアウトを示す図。

【図11】

図10図示のIEGTのチップの周辺部を示す図10中のXI-XI線に沿った断面図。

【図12】

図10図示のIEGTのチップの周辺部を示す図10中のXII -XII 線に沿った断面図。

【図13】

本発明の第6の実施の形態に係る電力用半導体装置 (IEGTのチップ) の平面レイアウトを示す図。

【図14】

図13図示のIEGTのチップの周辺部を示す図13中のXIV - XIV 線に沿った断面図。

【図15】

図13図示のIEGTのチップの周辺部を示す図13中のXV-XV線に沿った断面図。

【図16】

本発明の第7の実施の形態に係る電力用半導体装置 (IEGTのチップ) の平面レイアウトを示す図。

【図17】

図 1 6 図示の I E G T のチップの周辺部を示す図 1 6 中のXVII - XVII線に沿っ. た断面図。

【図18】

図16図示のIEGTのチップの周辺部を示す図16中のXVIII - XVIII 線に沿った断面図。

【図19】

第7の実施の形態の変更例に係る電力用半導体装置(IEGTのチップ)の周辺部を示す断面図。

【図20】

従来のダミーセルを有するIEGTのチップの平面レイアウトを示す図。

【図21】

図20図示のIEGTのチップの周辺部を示す図20中のXXI -XXI 線に沿った断面図。


【符号の説明】

R 1 …動作領域;R 1 2 …接合終端領域;MR …メインセル;DR …ダミーセル;Sub …半導体基板;1 … n型ベース層;3 … p型コレクタ層;4 … トレンチ;5 …ゲート絶縁膜;6 …ゲート電極;7 … p型ベース層;8 … n型エミッタ層;9 … p型バッファ層(浅い);9 a、9 a s … p型包囲バッファ層;10 … p型バッファ層(深い);10 a … p型内側包囲層;11 …コレクタ電極;12 …エミッタ電極;13、13 T … p型ガードリング層;14 … n型外側リング層;16 … p型フィールドリミットリング層16;20、25、30、35、40、45、50 …仕切り構造;21 … ダミーセル端部トレンチ(仕切りトレンチ);26 …メインセル端部トレンチ(仕切りトレンチ);27、36 …包囲トレンチ(仕切りトレンチ);31、37、37A、41、46、51、51A … n型包囲層(仕切り層)。


【書類名】

図面


【図1】




[図2]




【図3】




【図4】




【図5】




【図6】




【図7】




[図8]




【図9】




【図10】




【図1.1】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】



【図19】




【図20】





【図21】





【書類名】、

要約書

【要約】

【課題】オン状態における通電能力が高い電力用半導体装置を提供する。

【解決手段】電力用半導体装置は、半導体活性層の表面内で第1導電型の第1ベース層(1)に至るように配設された複数のトレンチ(4)を含む。トレンチ(4)は、メインセル(MR)とダミーセル(DR)とを区画するように間隔をおいて配設される。メインセル(MR)内に第2導電型の第2ベース層(7)と第1導電型のエミッタ層(8)とが配設され、ダミーセル(DR)内に第2導電型のバッファ層(9)が配設される。トレンチ(4)内にゲート絶縁膜(5)を介してゲート電極(6)が配設される。バッファ層(9)をエミッタ電極(12)から電気的に絶縁するように、半導体活性層の表面内に仕切り構造(20)が配設される。

【選択図】 図1

特願2003-147922

出願人履歴情報

識別番号

[000003078]

1. 変更年月日 [変更理由] 住 所 2001年 7月 2日 住所変更

田」 住所後

東京都港区芝浦一丁目1番1号

株式会社東芝

2. 変更年月日 [変更理由]

2003年 5月 9日

名称変更

住所変更

東京都港区芝浦一丁目1番1号

株式会社東芝

住 所 名

氏 名